传台积电正规划建试验线研发扇出型面板级封装技术

7月15日消息，继此前日媒爆料称台积电发力扇出型面板级封装（FOPLP）技术之后，近日台媒进一步报道称，台积电已经正式成立团队，在“Pathfinding”（探索）阶段规划建立“mini line”（试验线）研发FOPLP技术。

资料显示，FOPLP是基于重新布线层（RDL）工艺，将芯片重新分布在大面板上进行互连的先进封装技术，能够将多个芯片、无源元件和互连集成在一个封装内。FOPLP与传统封装方法相比，提供了更大的灵活性、可扩展性和成本效益。

台积电在2016年就开发出了名为InFO（整合扇出型封装）的FOWLP（扇出型面板级封装）技术，用于苹果iPhone 7的A10处理器，之后封测厂便积极力推FOPLP方案，期望用更低生产成本吸引客户，但技术一直无法完全突破。目前终端应用仍停在成熟制程，如PMIC（电源管理IC）等产品。

现在，台积电想将先进封装技术从wafer level（晶圆级）转换到panel level（面板级），目前的试验是采用515mm×510mm的矩形基板，可用面积将会是目前的12英寸晶圆的3.7多，矩形基板也将使得边缘留下的未用面积减少。目前台积电已成立团队，计划建设试验线。

业内人士分析称，台积电FOPLP可想像成矩形InFO，尺寸更大、成本更低，如何整合台积电3D fabric平台技术，一样可以发展出2.5D / 3D等先进封装，以供高阶产品应用服务。可想像成矩形CoWoS，产品锁定AI GPU领域，客户则是英伟达等大厂。如进展顺利，2026~2027年或亮相。

而在台积电之前，英特尔、三星、AMD等都已经在积极的布局面板级封装技术以及玻璃基板技术。

据介绍，AMD的FOPLP技术的初期合作对象为日月光投控、力成，终端应用或用在PC或游戏机芯片。业界人士分析，过去PC、游戏机封装方式以FC-BGA为主，新品有可能升级到CoWoS等级。由于这类消费性产品成本敏感度高，芯片设计厂商积极寻求更具成本效益的先进封装解决方案，最快2027年可看到产品上市。